三星堆叠量子存储器，获韩国和美国专利
三星电子正在研究一种量子计算机存储器结构，将存储元件分层堆叠，而非在芯片表面并排布置。该动向被视为早期探索。三星已获得韩国和美国专利。原文未披露具体型号、时间、地点及量产或供应链影响。
原文深度解读
本文报道三星电子获得韩国和美国专利，涉及一种将超导量子比特存储器垂直堆叠而非在芯片表面并排布置的量子计算机存储器结构。文章以2025年9月27日行业消息为时间节点，提及韩国专利KR102778201B1及美国同族专利US12062826B2、US12381298B2，并给出堆叠层厚度约50至100纳米、绝缘层约200至600纳米等关键数字。该动向与电子元器件供应链的关系在于：它指向量子计算存储器集成方式的设计权布局，并可能延伸三星在NAND闪存垂直堆叠和高带宽存储器（HBM）分层方面的工艺积累，但原文未披露量产、型号、地点或具体供应链影响。
- 原文称三星电子正在研究一种量子计算机存储器结构，将存储元件分层堆叠，而不是在芯片表面并排布置，并将其定位为在量子计算机扩展至更多量子比特时、围绕“存储器放在哪里”这一关键设计问题的早期权利布局。
- 原文称三星已获得韩国专利KR102778201B1，同族相关专利US12062826B2和US12381298B2也已在美国获得授权，时间依据为9月27日行业消息。
- 原文解释量子计算机使用可同时处于0和1叠加态的量子比特，三星方案使用超导电路，在极低温度下利用某些材料电阻消失的特性，将量子比特作为电路元件构建在芯片上。
- 原文对比称，传统设计把计算组件transmon和临时保存结果的超导谐振器并排放在芯片表面，增加存储器意味着增大芯片面积，从而削弱组件连接并更易受外部噪声影响；量子比特易受温度变化、电磁噪声和振动干扰。
- 原文描述专利结构为：衬底上放置含谐振器的薄超导波导层，其上为阻挡电流的绝缘层，再上为阻挡噪声的超导屏蔽层，该三层结构重复多次；波导层和屏蔽层各约50至100纳米厚，绝缘层约200至600纳米厚，奇数和偶数堆叠中的屏蔽层朝向相反。
- 原文称该设计有三项优势：相同面积可容纳更多存储器、层间距离足够近以实现高效耦合、顶部屏蔽层阻挡外部电磁波以减少信号干扰；同时称该方式延续三星通过垂直堆叠NAND闪存和分层高带宽存储器（HBM）提升容量的核心优势，并提及三星先进技术研究院（SAIT）也在研究将超导多量子比特芯片与低温控制芯片配对的可扩展量子处理器。
供应链影响
- 若该专利结构未来进入工程化或量产阶段，可能增加对超导薄膜、绝缘层和屏蔽层等特殊沉积与堆叠工艺的需求，但取决于三星是否推进商业化以及相关工艺是否可规模化。
- 该设计可能使量子计算存储器更依赖垂直堆叠和先进封装能力，从而与现有NAND闪存和HBM堆叠供应链的部分设备、材料与工艺产生交集，但具体影响取决于技术路线和量产节奏。
- 由于原文仅提及专利授权和早期研究，尚未披露型号、时间、地点或量产计划，因此对电子元器件供应链的短期实际影响可能有限，更多体现为设计权和技术储备层面的布局。
- 若超导量子比特存储器需要极低温和低噪声环境，可能带动对低温控制芯片、屏蔽材料和封装可靠性的配套需求，但取决于量子计算系统整体架构是否采用该方案。
- 三星在NAND和HBM堆叠方面的经验可能使其在量子存储器堆叠工艺上具备一定迁移优势，但这是否转化为供应链份额或成本优势，取决于后续研发验证和产业化决策。
系统解读，仅作为判断线索，不构成备货、出货、涨价或投资建议。
三星电子“量子计算机超导量子比特存储器”专利的代表性附图
三星电子正在研究一种量子计算机存储器结构，将存储组件分层堆叠，而不是在芯片表面并排布置。随着量子计算机扩展至更多量子比特，此举被视为针对一个关键设计问题——存储器放在哪里——的早期权利布局。
据9月27日行业消息，三星已获得一项韩国专利（KR102778201B1），涉及将超导量子比特存储器垂直而非水平堆叠的结构。同族相关专利（US12062826B2和US12381298B2）也已在美国获得授权。
与传统计算机以0或1的比特处理信息不同，量子计算机使用量子比特，它可以同时处于0和1的组合状态，这种特性称为叠加。三星的方法使用超导电路，利用某些材料在极低温度下电阻完全消失的特性，在芯片上构建作为电路元件的量子比特。
传统设计将称为transmon的计算组件和临时保存其结果的组件——超导谐振器——并排放在芯片表面。这就像一栋只能向外扩展的建筑。增加更多存储器意味着使芯片更大，这会削弱组件之间的连接，并使系统更容易受到外部噪声影响。量子比特以脆弱著称，其状态很容易被温度变化、电磁噪声和振动扰乱。
三星的专利通过垂直堆叠存储器来解决这一问题。衬底上放置含谐振器的薄超导波导层，其上为阻挡电流的绝缘层，再上为阻挡噪声的超导屏蔽层。这种三层结构重复多次。波导层和屏蔽层各约50至100纳米厚，绝缘层约200至600纳米厚。奇数和偶数堆叠中的屏蔽层朝向相反。
该设计提供三项主要优势：相同面积可容纳更多存储器，层间距离足够近以实现高效耦合，顶部屏蔽层阻挡外部电磁波，减少信号干扰。
该方法也发挥了三星的核心优势。该公司长期通过垂直堆叠NAND闪存和分层高带宽存储器（HBM）来提升容量。将超导薄膜、绝缘层和屏蔽层逐层叠加，本质上是这些芯片堆叠工艺的延伸。
三星先进技术研究院（SAIT）也一直在研究可扩展量子处理器，将超导多量子比特芯片与设计用于低温运行的控制芯片配对。这项新专利可被视为该研究努力对如何集成存储器这一问题给出的一个答案。
“这项研究与其说是构建一台完成的量子计算机，不如说是早期阶段的工作，用于测试使用半导体工艺能够以多高的均匀性和密度制造超导量子比特，”一位行业消息人士表示。
Representative drawing from Samsung Electronics' patent for “Superconducting Qubit Memory of Quantum Computer”
Samsung Electronics is researching a quantum computer memory structure that stacks storage components in layers rather than laying them side by side across the chip surface. The move is seen as an early bid to secure rights to a key design question, where to put memory, as quantum computers scale up to more qubits.
According to industry sources on Sep. 27, Samsung has been granted a Korean patent (KR102778201B1) for a structure that stacks superconducting qubit memory vertically instead of horizontally. Related patents from the same family (US12062826B2 and US12381298B2) have also been granted in the United States.
Unlike conventional computers, which process information as bits that are either 0 or 1, quantum computers use qubits, which can exist as a combination of 0 and 1 at the same time, a property known as superposition. Samsung's approach uses superconducting circuits, which exploit the way certain materials lose all electrical resistance at extremely low temperatures, to build qubits as circuit elements on a chip.
Conventional designs place the computing component, known as a transmon, and the component that briefly holds its results, a superconducting resonator, side by side on the chip surface. It works like a building that can only expand outward. Adding more memory means making the chip larger, which weakens the connections between components and leaves the system more vulnerable to outside noise. Qubits are notoriously fragile, and their states can be easily disrupted by temperature changes, electromagnetic noise, and vibration.
Samsung's patent addresses this by stacking the memory vertically. A thin superconducting waveguide layer containing the resonator sits on the substrate, topped by an insulating layer that blocks electrical current and then a superconducting shielding layer that blocks noise. This three-layer structure repeats multiple times. The waveguide and shielding layers are each about 50 to 100 nanometers thick, while the insulating layer is about 200 to 600 nanometers thick. The shielding layers in odd- and even-numbered stacks face opposite directions.
The design offers three main advantages: more memory fits into the same footprint, the layers sit close enough together to couple efficiently, and the top shielding layer blocks outside electromagnetic waves, reducing signal disruption.
The approach also plays to Samsung's core strengths. The company has long increased capacity by stacking NAND flash vertically and layering high-bandwidth memory (HBM). Building up superconducting films, insulating layers, and shielding layers one on top of another is essentially an extension of those chip-stacking processes.
Samsung Advanced Institute of Technology (SAIT) has also been working on scalable quantum processors that pair superconducting multi-qubit chips with control chips designed to operate at cryogenic temperatures. The new patent can be seen as one answer from that research effort to the question of how to integrate memory.
“This research is less about building a finished quantum computer and more of an early-stage effort to test how uniformly and densely superconducting qubits can be fabricated using semiconductor processes,” an industry source said.