西门子与台积电将代理式AI应用于半导体设计
西门子数字工业软件公司的电子设计自动化（EDA）业务正与台积电合作，利用代理式AI提升半导体设计效率。双方将代理式AI引入半导体设计流程，以改善设计效率。该合作涉及EDA工具与晶圆代工环节，属于半导体设计与制造供应链上游的协作。
原文深度解读
本文主题为西门子数字工业软件公司的EDA业务与台积电扩大合作，利用代理式AI提升半导体设计效率。涉及主体包括西门子、台积电和英伟达。关键时间点为10月7日。关键数字与技术包括：A14工艺认证、N2和N3工艺、2.5D封装CoWoS-L、3D Fabric平台及SoIC。与电子元器件供应链的关系在于：该合作覆盖EDA工具、晶圆代工、先进封装与制程节点，属于半导体设计与制造供应链上游的协作，可能影响设计效率、流片周期及先进封装环节的协同。
- 西门子EDA业务与台积电合作，利用代理式AI提升半导体设计效率，双方于10月7日宣布扩大在AI驱动自动化方面的合作。
- 双方将在数字和定制IC设计流程中，用代理式AI自动化DRC错误修复，并集成到Calibre、Aprisa和Solido半导体设计软件中，预期减少人工工程工作、提高生产力并缩短达到tapeout所需时间。
- Calibre Check Assist将分析DRC过程中发现的错误并自动修正，该方法将代理式AI集成到EDA中，代理可推理复杂芯片设计并协调多个EDA工具的任务，主动验证和改进设计结果。
- 英伟达的AI技术将改善AI工作负载的token效率，降低使用AI的成本。
- 双方还在台积电2.5D封装技术CoWoS-L上合作；CoWoS-L不同于使用大型硅中介层的传统CoWoS，仅在需要处放置局部硅互连（LSI），类似英特尔EMIB。
- 双方扩大对台积电先进3D Fabric封装平台的设计支持，西门子3D IC验证软件Calibre 3DStack Advanced正应用于台积电3D堆叠技术SoIC；西门子Calibre产品系列已获得台积电A14工艺认证，双方正在构建环境以分析台积电N2和N3工艺的电源完整性和互连可靠性。
供应链影响
- 代理式AI用于DRC错误修复和设计流程自动化，可能缩短设计周期和达到tapeout的时间，从而可能影响芯片从设计到制造的节奏。
- 对CoWoS-L、3D Fabric和SoIC等先进封装的设计支持扩大，可能增强EDA工具与晶圆代工先进封装工艺之间的协同，但实际影响取决于相关工艺的采用进度。
- Calibre产品系列获得台积电A14工艺认证，并针对N2和N3工艺构建电源完整性与互连可靠性分析环境，可能影响采用这些制程节点的设计项目对EDA工具的选择。
- 英伟达AI技术用于改善token效率并降低AI使用成本，可能降低EDA中AI工作负载的运行成本，但具体效果取决于实际部署情况。
- 上述合作属于半导体设计与制造供应链上游的EDA与代工协作，可能对设计效率、先进封装和先进制程节点的供应链协同产生间接影响，但不直接等同于元器件供需变化。
系统解读，仅作为判断线索，不构成备货、出货、涨价或投资建议。
(Photo = Siemens)
西门子数字工业软件公司的电子设计自动化（EDA）业务正与台积电合作，利用代理式人工智能（AI）提升半导体设计效率。两家公司于10月7日表示，他们正在扩大在AI驱动的先进半导体设计自动化方面的合作。
两家公司将在数字和定制集成电路（IC）设计流程中，利用代理式AI自动化设计规则检查（DRC）错误修复。该技术将与Calibre、Aprisa和Solido半导体设计软件集成。预计这将减少人工工程工作、提高生产力，并缩短达到tapeout所需的时间。
Calibre Check Assist将分析DRC过程中发现的错误并自动修正。该方法将代理式AI集成到EDA中。该代理可以推理复杂的芯片设计，并协调多个EDA工具之间的任务。它主动运行以验证和改进设计结果。来自英伟达的基于AI的技术还将改善AI工作负载的token效率，降低使用AI的成本。
两家公司还在台积电的2.5D封装技术Chip on Wafer on Substrate-L（CoWoS-L）上合作。CoWoS-L不同于传统的CoWoS，后者使用大型硅中介层来连接计算处理器和内存。CoWoS-L不使用完整的硅中介层，而是仅在需要的地方放置局部硅互连（LSI）。该方法类似于英特尔的嵌入式多芯片互连桥（EMIB）。
两家公司还在扩大对台积电先进3D Fabric封装平台的设计支持。西门子的3D IC验证软件Calibre 3DStack Advanced正应用于台积电的3D堆叠技术System on Integrated Chips（SoIC）。台积电将SoIC描述为晶圆级3D IC芯片堆叠平台。
对先进图形化工艺的设计支持也在加强。西门子的Calibre产品系列已获得台积电A14工艺认证。两家公司正在构建一个环境，用于分析台积电N2和N3工艺的电源完整性和互连可靠性。
(Photo = Siemens)
Siemens Digital Industries Software’s electronic design automation (EDA) business is working with Taiwan Semiconductor Manufacturing Co. (TSMC) to improve semiconductor design efficiency using agentic artificial intelligence (AI). The companies stated on October 7 that they are expanding collaboration on AI-powered automation for advanced semiconductor design.
The two companies will automate design rule check (DRC) error fixes with agentic AI across digital and custom integrated circuit (IC) design flows. The technology will be integrated with Calibre, Aprisa, and Solido semiconductor design software. It is expected to reduce manual engineering work, improve productivity, and shorten the time required to reach tapeout.
Calibre Check Assist will analyze errors identified during the DRC process and automate their correction. The approach integrates agentic AI into EDA. The agent can reason through complex chip designs and coordinate tasks across multiple EDA tools. It operates proactively to verify and improve design results. AI-based technology from Nvidia will also improve the token efficiency of AI workloads, reducing the cost of using AI.
The companies are also collaborating on TSMC’s 2.5D packaging technology, Chip on Wafer on Substrate-L (CoWoS-L). CoWoS-L differs from conventional CoWoS, which uses a large silicon interposer to connect computing processors and memory. Instead of a full silicon interposer, CoWoS-L places local silicon interconnects (LSIs) only where needed. The approach is similar to Intel’s Embedded Multi-die Interconnect Bridge (EMIB).
The companies are also expanding design support for TSMC’s advanced 3D Fabric packaging platform. Calibre 3DStack Advanced, Siemens’ 3D IC verification software, is being applied to TSMC’s 3D stacking technology, System on Integrated Chips (SoIC). TSMC describes SoIC as a wafer-level 3D IC chip-stacking platform.
Design support for advanced patterning processes is also being strengthened. Siemens’ Calibre product family has obtained certification for TSMC’s A14 process. The companies are building an environment to analyze power integrity and interconnect reliability for TSMC’s N2 and N3 processes.